LA 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

 1. Jurnal [kembali]

 2. Alat dan Bahan [kembali]

• Saat pratikum:

            a.Panel DL 2203D 

            b.Panel DL 2203C 

            c.Panel DL 2203S

Gambar 2.1. Modul De Lorenzo

            d. Jumper

Gambar 2.2. Jumper

• Pada Proteus: 

            1. IC 74LS112 (JK filp flop)

Gambar 2.3. IC 74LS112

            2. IC 7474 (D Flip Flop)

Gambar 2.4. IC 747

 

            3. Power DC

Gambar 2.5. Power DC

            4. Switch (SW-SPDT)

Gambar 2.6. Switch

            5.  Logicprobe

Gambar 2.7. Logic Probe

 3. Rangkaian Simulasi [kembali]

Gambar Simulasi

 4. Prinsip Kerja Rangkaian [kembali]

 Sama seperti J-K flip-flop, agar outputnya berfungsi sesuai tabel kebenaran T flip-flop, input R dan S harus dalam kondisi nonaktif. Jika input R atau S (atau keduanya) aktif, outputnya akan mengikuti tabel kebenaran R-S flip-flop. Dalam rangkaian ini, input R-S berlogika aktif rendah (active low), jadi untuk menonaktifkannya, kita harus memasukkan nilai 1.

Ketika input R dan S dinonaktifkan, output rangkaian akan berubah saat sinyal clock mengalami fall time (transisi dari logika tinggi 1 ke rendah 0), sama seperti J-K flip-flop.

Kondisi ini disebut toggle; outputnya menjadi kebalikan dari output sebelumnya. Output hanya akan berubah jika input T berlogika tinggi (1). Jika input T berlogika rendah (0), outputnya tidak akan berubah.

 5. Video Rangkaian [kembali]

Video Simulasi Rangkaian Percobaan 2

 6. Analisa [kembali]

 7. Link Download [kembali]

• Download Rangkaian [Klik Disini]
• Video Simulasi [Klik Disini]
• Datasheet JK Flip-Flop [Klik Disini]
• Datasheet Switch SPDT [Klik Disini]