8.19

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Pendahuluan

2. Tujuan

3. Alat dan Bahan

4. Dasar Teori

5. Percobaan

   a) Prosedur

   b) Rangkaiansimulasi

   c) Video Simulasi

6. Download File

 1. Pendahuluan[kembali]

JFET Fixed-Bias Configuration adalah salah satu konfigurasi umum yang digunakan dalam rangkaian JFET (Junction Field-Effect Transistor) untuk mengatur dan memperoleh titik kerja yang diinginkan pada transistor tersebut.

Dalam konfigurasi Fixed-Bias JFET, transistor JFET diberi tegangan bias statis yang tetap (fixed) antara Gate dan Source. Tujuannya adalah untuk mempertahankan JFET pada titik kerja yang diinginkan, sehingga mengoptimalkan kinerja sirkuit.

 2. Tujuan[kembali]

     1.Mengetahui apa itu Sawtooth Generator

     2.Mengenali penggunaan dari Osilator dan Signal Generator

     3.Mengkaji Sawtooth Generator menggunakan OP-AMP

 3. Alat dan Bahan[kembali]

ALAT

    A. Oscilloscope

        Oscilloscope adalah alat ukur yang berfungsi untuk memproyeksikan bentuk sinyal listrik agar dapat dilihat dan dipelajari

  B. Voltmeter

        Voltmeter adalah alat ukur yang digunakan untuk mengukur beda potensial atau tegangan listrik dari dua titik potensial listrik.

BAHAN

A.Resistor

Resistor merupakan suatu komponen elektronik yang memiliki dua pin dan didesain untuk mengatur tegangan listrik dan arus listrik yang paling sering ditemukan dalam Rangkaian Elektronika. 

B.Ground

sistem pentanahan yang terpasang pada suatu instalasi listrik yang bekerja untuk meniadakan beda potensial dengan mengalirkan arus sisa dari kebocoran tegangan atau arus dari sambaran petir ke bumi.

C.Sumber AC

adalah hal yang dapat menyuplai atau memproduksi arus listrik AC, seperti generator dan turbin. Dalam Proteus, dilambangkan dengan:

D.Transistor PNP

Transistor pnp adalah transistor yang menggunakan arus kecil dan tegangan negatif pada kaki basis-nya untuk mengendalikan aliran arus dan tegangan dari emiter ke kolektor 

 4. Dasar Teori[kembali]

COMPUTER ANALYSIS

PSpice Windows

penggunaan software simulasi pada komputer untuk melakukan analisis sirkuit dan memprediksi kinerja sirkuit elektronik, sehingga dapat membantu dalam merancang dan memperbaiki sirkuit secara efektif dan efisien.

JFET Fixed-Bias Configuration

JFET Fixed-Bias Configuration adalah salah satu konfigurasi umum yang digunakan dalam rangkaian JFET (Junction Field-Effect Transistor) untuk mengatur dan memperoleh titik kerja yang diinginkan pada transistor tersebut.

Dalam konfigurasi Fixed-Bias JFET, transistor JFET diberi tegangan bias statis yang tetap (fixed) antara Gate dan Source. Tujuannya adalah untuk mempertahankan JFET pada titik kerja yang diinginkan, sehingga mengoptimalkan kinerja sirkuit.

Konfigurasi JFET pertama yang akan dianalisis di ac domain akan menjadi konfigurasi fixed-bias dari Gambar. 8.61 , menggunakan JFET dengan VP 4 V dan I DSS 10 mA. Resistor 10-M ditambahkan untuk bertindak sebagai jalur ke ground untuk kapasitor tetapi pada dasarnya merupakan sirkuit terbuka untuk analisis ac. J2N3819 n-saluran JFET dari perpustakaan EVAL digunakan, dan tegangan ac ditentukan pada empat titik berbeda untuk perbandingan dan ulasan. Konstanta Beta ditentukan oleh

 

 dan dimasukkan ke dalam kotak dialog Edit Model yang diperoleh dengan urutan EDIT-PROPERTIES . Vto juga diubah menjadi 4 V. Elemen jaringan yang tersisa diatur seperti yang dijelaskan untuk transistor di Bab 5 . Analisis jaringan menghasilkan cetakan Gambar 8.62. SIRKUIT DESKRIPSI mencakup semua elemen jaringan bersama dengan node yang ditetapkan. Secara khusus, perhatikan bahwa Vi diatur pada 10 mV pada frekuensi 10 kHz dan fase sudut 0 derajat.

 

Dalam daftar PARAMETER MODEL FET Persimpangan berikut, perhatikan bahwa VTO adalah 4 V dan BETA adalah 625E-6 A>V 2 0,625 mA>V 2 , seperti yang dimasukkan sebelumnya. Yang kecil SOLUSI BIAS SINYAL mengungkapkan bahwa tegangan pada kedua ujung R G adalah 1,5 V, menghasilkan V GS 1,5 V. Level tegangan pada bagian ini dapat dikaitkan dengan aslinya jaringan hanya dengan mencatat daftar node yang ditugaskan di DESKRIPSI SIRKUIT. Itu tegangan dari drain ke sumber (ground) adalah 12 V, meninggalkan penurunan 8 V di R D . AC Daftar ANALISIS mengungkapkan bahwa tegangan pada sumber (N01707) adalah 10 mV sebagaimana diatur, tetapi tegangan di ujung lain kapasitor adalah 3 m V lebih kecil karena impedansi kapasitor pada 10 kHz—tentu saja penurunan yang harus diabaikan. Pilihan 0,02 m F untuk frekuensi ini adalah jelas bagus. Tegangan sebelum dan sesudah kapasitor pada sisi keluaran adalah persis sama (ke tiga tempat), mengungkapkan bahwa semakin besar kapasitor, semakin dekat jaraknya karakteristik hubung singkat. Output dari 6.275E-2 62.75 mV mencerminkan a keuntungan sebesar 6.275.

INFORMASI TITIK OPERASI mengungkapkan bahwa I D adalah 4 mA dan g m adalah 3,2 mS .Kami menghitung nilai g m dari

 

 

 

Untuk menjalankan analisis, pilih kunci Profil Simulasi Baru untuk mendapatkan kotak dialog Simulasi Baru. Setelah memasukkan Name of OrCAD 8-2 , pilih Create , dan Simulation
Kotak dialog pengaturan akan muncul. Di bawah Analysis type , pilih AC/Sweep/Noise , lalu
di bawah AC Sweep pilih Linear . Frekuensi Mulai adalah 5 kHz, Frekuensi Akhir adalah
5 kHz dan Total Poin adalah 1 . OK , dan simulasi dapat dimulai dengan memilih
tombol Jalankan PSpice. Skema akan muncul, yang dapat keluar untuk menghasilkan tampilan
dari Gambar 8.63 dengan semua level tegangan ditampilkan sebagai dikontrol oleh opsi V. Tingkat dc yang dihasilkan mengungkapkan bahwa V GS adalah 1,823 V 3,635 V 1,812 V, sangat baik dibandingkan dengan
yang 1,8 V dihitung dalam Contoh 7.4. V D adalah 10,18 V, dibandingkan dengan tingkat yang dihitung dari
10,24 V, dan V DS adalah 10,18 V 3,635 V 6,545 V, dibandingkan dengan 6,64 V.
  Untuk solusi ac, kita dapat memilih View-Output File dan temukan di bawah OPERASI POINT
INFORMASI bahwa g m adalah 2,22 mS, sangat baik dibandingkan dengan nilai yang dihitung dengan tangan
2,2 mS, dan di bawah ANALISIS AC bahwa tegangan keluaran ac adalah 125,8 mV, menghasilkan keuntungan sebesar
125,8 mV 24 mV 5.24. Level yang dihitung dengan tangan adalah gmRD = (2,2 mS)(2,4 k ) = 5,28.
  Bentuk gelombang ac untuk tegangan output dapat diperoleh dengan kembali ke kotak dialog Simulation Setings dan di bawah Analysis type memilih Time Domain (Transient) . Kemudian, sejak
periode sinyal 5-kHz adalah 200 m s, pilih Run to time 1 ms, sehingga lima siklus dari
bentuk gelombang akan muncul. Tinggalkan opsi Mulai menyimpan data setelah pada 0 detik, dan di bawah Sementara
opsi masukkan ukuran langkah maksimum 2 m s, sehingga kami memiliki setidaknya 100 titik plot untuk masing-masing
siklus bentuk gelombang. OK , dan layar SCHEMATIC akan muncul. Pilih Trace Add Trace-V(J1:d) dan bentuk gelombang di bagian bawah Gambar 8.64 muncul. Jika Anda kemudian memilih

 

JFET Voltage-Divider Configuration 

 

JFET Voltage-Divider Configuration, juga dikenal sebagai JFET Biasing dengan Pembagi Tegangan, adalah salah satu metode biasing yang umum digunakan dalam rangkaian JFET (Junction Field-Effect Transistor) untuk menentukan titik kerja transistor.

Dalam konfigurasi JFET Voltage-Divider, transistor JFET diberi tegangan bias statis yang ditentukan oleh pembagi tegangan resistor. Tujuannya adalah untuk mempertahankan JFET pada titik kerja yang diinginkan dan memastikan arus drain dan tegangan gate yang sesuai.

 

 

Jaringan selanjutnya yang akan dianalisis dalam domain ac adalah konfigurasi bias pembagi tegangan pada Gambar 8.63. Perhatikan bahwa parameter yang dipilih berbeda dari yang digunakan pada contoh sebelumnya, dengan V i pada 24 mV dan frekuensi 5 kHz. Selain itu, level dc ditampilkan, dan sebidang tegangan output dan input ditampilkan pada layar yang sama.

 

 

 

 Plot-Tambahkan Plot ke Window-Trace-Add Trace-V(Vi: ) , bentuk gelombang dari tegangan yang diberikan muncul di bagian atas Gambar 8.64. Sekarang geser SEL >> ke bentuk gelombang paling bawah dengan hanya membawa kursor ke bawah di sebelah kiri bentuk gelombang lainnya dan klik kiri mouse satu kali. Sekarang pilih Trace-Cursor-Display , dan garis horizontal akan muncul di level dc dari tegangan output di 10,184 V (perhatikan level V(J1:d) pada kotak dialog Probe Cursor di kanan bawah layar). Klik kanan mouse, dan set kedua dari garis berpotongan akan muncul. Memilih Ikon Puncak Kursor pada bilah alat di atas tampilan, dan persimpangan akan otomatis masuk ke nilai puncak gelombang [ (V (Vi: ) di kotak dialog]. Perhatikan bahwa Kursor 2 menunjukkan bahwa nilai puncak terjadi pada sekitar 150 m s dan nilai puncak sesaat adalah 10,31 V. Diff hanyalah perbedaan antara persimpangan Cursor 1 dan Cursor 2 untuk waktu dan amplitudo.

 

Cascaded JFET Amplifier Penguat JFET 

 

Cascaded JFET Amplifier, atau Penguat JFET bertingkat, adalah rangkaian penguatan yang menggunakan beberapa transistor JFET yang dihubungkan secara berurutan untuk meningkatkan penguatan sinyal.

Dalam Cascaded JFET Amplifier, setiap transistor JFET bertindak sebagai tahap penguatan yang saling terhubung. Sinyal input diterapkan pada tahap pertama, kemudian sinyal output dari tahap pertama dihubungkan ke tahap kedua, dan seterusnya. Setiap tahap menggunakan JFET sebagai elemen aktif untuk memberikan penguatan sinyal.

 

dua tahap yang ekstensif dari Gambar 8.65 dapat dibuat menggunakan prosedur yang sama yang dijelaskan dalam contoh sebelumnya menggunakan PSpice. Untuk kedua JFET, Beta ditetapkan pada 0,625 mA>V 2 dan Vto pada -4 V seperti yang ditunjukkan pada Gambar 8.66. Itu frekuensi yang diterapkan adalah 10 kHz untuk memastikan bahwa kapasitor mengambil pendekatan hubung singkat. Output ac pada output setiap tahap diminta.

 

 5. Percobaan[kembali]

    A) Video Simulasi [kembali]

 6. Download File[kembali]

Rangkaian 1 [Download]

Rangkaian 2 [Download]

Rangkaian 3 [Download]

Rangkaian 4 [Download]

Video Simulasi Rangkaian [Download]

Datasheet Transistor NPN [Download]
Datasheet Transistor PNP [Download]
Datasheet Batterai [Download]